생각의 방 생각의 방

1. Latch-up이란 현대 반도체 산업에서, CMOS공정을 이용하여 반도체 소자를 제작할 시에 필연적으로 발생하는 기생 BJT성분(혹은 PNPN Thyristor 구조)이 소자 동작과정에서 혹은 외부 Noise에 의해 Turn-on이 되고, Positive Feedback으로 대전류가 흘러 소자가 파괴되는 현상을 의미한다. 1-1) 기생 BJT성분 PMOS는 n-well위에 형성이 되고, PMOS의 Source/Drain 의 P도핑, n-well의 N도핑, 기판(Substrate)의 P도핑이 기생 PNP BJT를 이룬다. NMOS는 P도핑 기판(Substrate)혹은 p-well에 형성이 되는데, NMOS의 Source/Drain의 N도핑, 기판의 P도핑, n-well의 N도핑이 기생 NPN BJT를..

1. 취준의 고민 & 신청계기 학부 4년동안 공부하면서 반도체 과목(물리전자, 전자소자, 반도체소자, 집적회로공정실험)이 제일 재밌기도하고, 성적이 제일 잘 나와서 반도체트랙으로 커리어를 쌓기로 결정했다. 우리학교 특징이기도 하고 사회적으로(?) 반도체하면 8대공정 위주의 공정엔지니어로만 이어지는 게 싫었다. 직무 자체가 인력을 많이 필요로 하는 좀 그런 것이다 보니,, 반도체가 좋아서 반도체 트랙을 탄 이상 여기저기서 다 들어오려는 반도체 공정 엔지니어가 아니라 전자공학 고유영역이자 반도체 업계의 핵심 인력인 반도체 회로설계 엔지니어가 되고싶었다. 학부 4학년 2학기에 디지털집적회로라는 과목을 들으면서 디지털 VLSI 회로 설계에 대한 이론과 16비트 덧셈기를 설계해보면서 성적은 나빴지만, 여기로 가볼..

3주차 과제는 Layout Design이다. 1주차 때 설계한 Two-stage Op-amp/Rail-to-rail Op-amp를 Layout 설계, Nand2의 Schematic과 Layout 설계, 기본 Standard Cell을 이용하여 Metal Routing으로 Half Adder설계, Analog와 Digital Block이 한 칩에 존재하는 Mixed Signal Chip 설계시 주의해야할 점 조사하는 것이 목표이다. 학부 때 배운 디지털 집적회로에서 어지간한 Logic Gate는 다 설계해봐서, Nand2, Half Adder 설계는 어렵지 않았지만, 3주차 과제를 하면서 많은 것을 배웠다. 1. Full Custom Layout 아날로그 회로는 디지털 회로처럼 1, 0논리 값을 처리하는 ..

EDA Tool: Electronic Design Automation Tool을 의미하고, 반도체 산업에서 사용되는 각종 설계, 자동화, 시뮬레이션 등을 지원하는 Tool을 의미한다. Synopsys, Cadence, Siemens 이 3개의 회사가 업계를 잡고있다. Spice simulation이나 Post Extraction Simulation시 컴퓨터 Resource 사용량이 아주 높기 때문에, 대부분 Linux환경에서 구동된다. Synopsys와 Cadence 두 회사 모두 마케팅이 아주 치열하다. Synopsys는 Digital 에서 강점이 있고 Cadence는 Analog에 강점을 보인다. Siemense Calibre는 LVS, DRC, PEX에 강점을 갖고 있으며, Synopsys, Cad..

1. 꼭 사전 점검을 실시할것 2. 16:10, 3:2 모니터라면 1920:1080 해상도로 맞추라는 감독관 지시가 나온다. 3. 시작 전, 시험 중 노트북을 들어서 손목, 책상 주변을 비춰달라는 요청이 오고, 전화기에 전화를 걸어 휴대전화 off여부를 확인한다. 4. 난이도는 시중에 파는 책보다 쉽다. 언어영역에서 2문단 정도의 지문이 나오면 시험에서는 절반 정도 5. 자료추론은 특히 쉽게 나온다. 간단한 비율 정도로 암산과 내장 계산기를 이용할 정도로 나온다. 에듀윌책 사서 눈으로만 푸는 연습했을 때는 10분에 4, 5개 정도 밖에 못 풀었는데, 실제 시험에서는 10개 정도는 푼 것 같다. 6. 인성검사가 중요하다고 하는데, 인성검사가 은근 시간이 부족하다. LX인재상을 숙지하고 인성 기출을 풀면서 ..

코멘토 직무 부트캠프 1주차는 리드멘토님과 줌으로 실시간 온라인 세션으로 진행되었다. 1시간 - 쉬는 시간 - 1시간, Q&A시간을 가졌다. 온라인 세션에서 배운 것, 기억에 남는 것을 정리해보고자 한다. 인턴이든, 중소기업이든 모두 의미 있는 경험 이라는 것. 그러니까 일단 어떤 회사든 (관련된 직무라면) 들어가보자. 중간에 직무를 바꿔볼 기회도 충분히 있으니깐. 메모리 반도체는 하이테크를 기반으로 소품종 대량 생산. -> 개인적인 편향인 것인데, 메모리 반도체는 뭔가 따분하고 지루하고 그런 것이라고만 많이 생각했기 때문인데, 학교에서 배운 것과 함께 더듬어 보면, 메모리 반도체도 하이테크 기반이라는 것. 그래서 너무 따분하게만 생각하지는 말아야겠다고 생각은 했다. 한국에서 돈 잘버는 두 기업 삼성, ..

Specificaton: 16비트 덧셈을 수행할 수 있는, 작은 면적과 낮은 딜레이를 가지는 덧셈기 Topology: Han-Carlson Adder - 선정이유: Kogge-Stone Adder와 Brent-Kung Adder를 합쳐놓은 구조로, VLSI설계에 적합하다고 판단했기 때문이다. K-S은 logic depth가 낮은 장점이 있어 delay는 낮지만 logic unit이 많고 fanout을 줄이기위해 wiring이 복잡하다. B-K는 logic unit이 적고 wiring이 단순하지만 logic depth가 깊어 delay가 좀 높다. H-C Adder의 덧셈 logic이다. 앞단의 P-G Generator를 거쳐 중앙의 Black Cell과 Grey Cell을 통해 sum과 cout출력에 필..

개요 Synopsys사의 Tool을 사용하여 16-bit Adder를 설계한다. 입력: a1~a16, b1~b16 출력: sum1~sum16, cout 평가기준 Cost Function = PDN ring을 포함한 면적*Critical Delay