Latch-up과 Guard-ring

1. Latch-up이란 현대 반도체 산업에서, CMOS공정을 이용하여 반도체 소자를 제작할 시에 필연적으로 발생하는 기생 BJT성분(혹은 PNPN Thyristor 구조)이 소자 동작과정에서 혹은 외부 Noise에 의해 Turn-on이 되고, Positive Feedback으로 대전류가 흘러 소자가 파괴되는 현상을 의미한다.

 

기생 BJT성분

1-1) 기생 BJT성분

PMOS는 n-well위에 형성이 되고, PMOS의 Source/Drain 의 P도핑, n-well의 N도핑, 기판(Substrate)의 P도핑이 기생 PNP BJT를 이룬다.

NMOS는 P도핑 기판(Substrate)혹은 p-well에 형성이 되는데, NMOS의 Source/Drain의 N도핑, 기판의 P도핑, n-well의 N도핑이 기생 NPN BJT를 이룬다.

두 BJT는 위의 그림과 같이 서로 맞물려 있는 구조이다.

 

1-2) Latch-up 발생 Mechanisim

NMOS는 동작 시에 Source에서 나온 전자가 표면 반전층을 타고 Drain으로 이동하게 된다. 이 과정에서 Hole이 형성될 수 있는데, 이러한 Hole이 NMOS Body Tap의 VSS로 원활하게 이동하지 못하고 NMOS의 Body에 쌓이게 될 수 있다.

NMOS의 Body는 곧 Substrate를 의미하고 NMOS의 형성된 기생 NPN BJT의 Base영역에 해당되고, Body에 누적된 Hole은 Base영역의 전압을 상승시켜 NMOS의 기생 NPN BJT를 Turn-on 시킨다.

 

NMOS의 기생 NPN BJT가 Turn-on되어 전류가 흐르기 시작하면, PMOS의 기생 PNP BJT도  Turn-on이 되며, 두 현상은 Positive Feedback 작용으로 대전류를 흘리게되고 소자를 파괴시킨다.

 

이러한 두 기생 BJT가 Turn-on되는 비슷한 현상이, 기판을 타고 외부(다른 회로 Block)에서 들어오는 Noise나 Power에서 들어오는 Noise에 의해 전압변동에 의해 발생하고, Latch-up을 일으킨다.

 

2. Guard-ring이란 이러한 Latch-up을 막기 위해 사용하는 레이아웃 기법이다.

 

2-1) 가장 기본적으로 Body영역에 전압을 공급하는(Biasing) Body Tap을 Ring처럼 두르고 Conatact을 최대한 많이 박아서 해결할 수 있다. 위에서 설명한 Body에 각 MOSFET이 동작할 때 사용하는 전하와 반대 전하가 Body에 쌓이지 않고 바로바로 빠져나갈 수 있도록 하여 Latch-up을 방지할 수 있다.

 

Ring Type Body Tap

 

2-2) DNW(Deep N-Well), TW(Triple Well)을 이용하여 동일한 Substrate위에서도 MOSFET이 형성되는 Body를 Isolation 시킬 수 있고, 이를 통해 외부에서 기판을 타고 들어오는 Noise를 차단하여 Latch-up을 방지할 수 있다.

 

 

2-3) Double Guard-ring을 이용하여 Latch-up을 방지할 수 있다. P형 기판 기준으로 최외각에 P형 도핑을, 그 바로 안에 N형 도핑을 하고 P형 도핑에는 기판에 가장 낮은 전압, N형 도핑에는 기판에 가장 높은 전압을 걸어주는데, 이를 통해 외부에서 들어올 수 있는 전하가 Guard-ring에 도핑영역에 흡수될 수 있도록 하여, 내부에 기생 BJT성분이 Turn-on 되는 것을 막아준다. 

아래의 이미지의 최외각의 두줄이 Double Guard-ring이다.

Double Guard-ring

 

2-4) SOI기판이라고하여, BOX(Burried Oxide)라는 절연층 위에 바로 Source/Drain/Channel동작부를 형성시켜 Body(Well)에 의해 형성되는 기생 BJT성분 발생을 원천 차단시켜 방지할 수 있다.

SOI기판은 일반적인 기판보다 단가가 높다는 특징이 있다.

SOI Substrate (출처: Single-transistor latch-up and large-signal reliability in SOI CMOS RF power transistors - ScienceDirect)

2-5) 그 밖에 Latch-up을 방지하기위해 사용하는 기법들 Noise 성분을 차단하여, 기생 BJT가 Turn-on되지 않도록 하는 것이며 위에서 언급한 방법을 혼합하여 사용하기도한다. 또한 Guard-ring동작을 위해 VDD, VSS로 Bias를 잡아주기 때문에, 더불어 MOSFET의 Body전압 공급역할을 함께한다.

 

2-6) Gurad-ring을 적용할 경우 회로의 면적이 크게 늘어나기 때문에, 회로의 특성에 맞게 용도에 맞게 얼마나 어떤 수준으로 Latch-up에 대응할 것인가에 따라 엔지니어가 적절하게 사용해야 한다.