-
디지털집적회로 - 16-bit Adder (1)디지털 2022. 1. 5. 13:15
개요
Synopsys사의 Tool을 사용하여 16-bit Adder를 설계한다.
입력: a1~a16, b1~b16
출력: sum1~sum16, cout
평가기준
Cost Function = PDN ring을 포함한 면적*Critical Delay
'디지털' 카테고리의 다른 글
디지털집적회로 - 16-bit Adder(2)(진행중) (1) 2022.01.23
개요
Synopsys사의 Tool을 사용하여 16-bit Adder를 설계한다.
입력: a1~a16, b1~b16
출력: sum1~sum16, cout
평가기준
Cost Function = PDN ring을 포함한 면적*Critical Delay
| 디지털집적회로 - 16-bit Adder(2)(진행중) (1) | 2022.01.23 |
|---|